Konzipierung und Realisierung einer Ethernet-Anbindung für OFDM-Funkübertragungssysteme

Bevor das Design synthetisiert werden kann, muss ein Device, also ein konkreter FPGA, ausgewählt werden, sofern das nicht schon an früherer Stelle geschehen ist. Die Entscheidung für einen FPGA hängt von verschiedenen Faktoren ab. Es erscheint oft schwierig, vorab zu entscheiden, welche Geschwindigkeit (Speedgrade) und welche Anzahl Logikzellen benötigt werden. Deshalb kann es hilfreich sein, anfangs einen möglichst großen FPGA zu wählen und dann den Synthesereport als Entscheidungshilfe heranzuziehen. Tabelle 7 zeigt verschiedene funktionale und nichtfunktionale Eigenschaften eines FPGA. Funktionale Eigenschaften Hard Blocks (Processor, Arithmetic Units) Speicher (Größe und Typ) Nichtfunktionale Eigenschaften Package (Größe, Lötbarkeit, Leistungsabgabe) Größe (Anzahl von Logikblöcken) Geschwindigkeit (Routing Ressourcen, Maximum Speed Grade) Anzahl I/O Zellen I/O-Spannungslevel (LVTTL, LVDS) Spannungsversorgung Leistungsaufnahme Preis [...]

Simulation auf Register Transfer Ebene wird als RTL Simulation bezeichnet. Zur Kontrolle der Funktion des Designs können die Module einzeln mit dem Simulator getestet werden. Damit kann die Fehlerfreiheit einzelner Blöcke sichergestellt werden, was die Fehlersuche im Gesamtsystem vereinfacht. Es ist wichtig, zwischen funktionaler Simulation und RTL Simulation zu unterscheiden, weil es Konstrukte gibt, die zwar in der funktionalen Simulation das gewünschte Verhalten zeigen, aber nicht synthetisierbar sind. Günstig erscheint hierbei, die Module vollsynthetisierbar zu gestalten und mittels Testbenches zu simulieren. Die Testbenches stellen dabei funktionale Modelle dar. Es kann sinnvoll sein, Teile der Testbench ebenfalls synthetisierbar zu gestalten, um Testroutinen übernehmen zu können, die im FPGA ausgeführt werden sollen. Abbildung 12 stellt eine mögliche Testumgebung dar. [...]

Der Entwurf von digitalen integrierten Schaltungen hat sich im Lauf der Zeit wesentlich verändert. Aufgrund der Komplexität heutiger Schaltungen ist es nicht mehr möglich diese als Prototypen auf Transistorebene aufzubauen. Vielmehr bedient man sich automatisierten Werkzeugen, so genannten Electronic Design Automation (EDA) Tools. Mit Hilfe dieser Werkzeuge ist es möglich den Entwurfsprozess auf verschiedene Abstraktionsebenen aufzuteilen, was für mehr Übersicht im Design sorgt. Ausserdem lässt sich der Entwurf simulieren, was den Aufbau teurer Prototypen erspart. Der Entwurfsprozess für hierarchisch strukturierte Systeme kann mittels BottomUp- bzw. Top-Down-Methode umgesetzt werden. Bei der ersteren Methode werden Strukturen auf unterster Ebene zusammengesetzt und auf höheren Ebenen immer komplexer. Vorteilhaft ist dabei, dass fertige Substrukturen simuliert und verifiziert werden können. Allerdings kann dieses Verfahren schnell an Übersichtlichkeit verlieren, wenn das Design an Komplexität gewinnt. Beim Top-DownVerfahren geht man von einem Gesamtsystem aus und konkretisiert beim Schritt in die jeweils nächst tiefere Ebene die vorerst nur von ihrer groben Funktionalität definierte Substruktur, wodurch wieder neue Substrukturen entstehen /13/. [...]