ESPRO - Ein Programmpaket für Placement & Routing beim Standardzellen-Entwurf
- Art: Diplomarbeit
- Autor: Dieter Klawan
- Abgabedatum: Juni 1994
- Umfang: 182 Seiten
- Dateigröße: 7,5 MB
- Note: 1,0
- Institution / Hochschule: Universität Hamburg Deutschland
- ISBN (eBook): 978-3-8324-0184-9
-
ISBN (Paperback) :
978-3-8324-0184-9 P - ISBN (CD) :978-3-8324-0184-9 CD
- Sprache: Deutsch
- Prämierung:
- Arbeit zitieren: Klawan, Dieter Juni 1994: ESPRO - Ein Programmpaket für Placement & Routing beim Standardzellen-Entwurf, Hamburg: Diplomica Verlag
- Schlagworte: Chipdesign, Placement, Routing, Standardzellen, VLSI
In den Warenkorb
38,00 €
Diplomarbeit von Dieter Klawan
Einleitung:
Bei dem Programmpaket ESPRO (Evaluation System for Placement & Routing ) handelt es sich um ein erweiterbares Software-System für die Plazierung und Verdrahtung von Standardzeh-Entwürfen. Dabei wurden die Systemspezifikationen so gewählt, daß - das System leicht durch selbstgeschriebene Programme erweiterbar ist.
- Systemprogramme in jeder Programmiersprache geschrieben werden können.
- keine Hardware-Plattform vorgegeben ist (als kleinster gemeinsamer Nenner sollten erstellte Programme aber möglichst unter MS-DOS lauffähig sein).
- das System unabhängig von konkreten Fertigungsstrukturen oder Zellbibliotheken ist und somit technologische Änderungen übersteht, ohne modifiziert werden zu müssen.
- durch Schnittstellen zu kommerziellen Entwicklungstools auch mit Daten aus der Praxis gearbeitet werden kann.
- durch die einfache geometrische Struktur und die Schnittstellenrealisierung über ASCII-Dateien neue Algorithmen ohne große Probleme schnell in das System integriert werden können.
- keine Vorgaben bestehen, wie Probleme in Teilprobleme aufgespalten werden müssen, um alternative Ansätze zu ermöglichen.
Das System erlaubt die Einbindung und Analyse neuer Algorithmen sowohl an Daten aus der Praxis als auch an künstlichen Schaltkreisen mit bestimmten Strukturen. Durch die inzwischen erfolgte Implementierung von Standard-Algorithmen (z.B. Timber-Wolf, Lee) ist auch ein direkter Vergleich (d.h. mit den selben Daten und auf der selben Hardware) mit diesen möglich, was vorher nicht realisierbar war. Zudem sind detaillierte Untersuchungen über gegenseitige Abhängigkeiten der Komponenten möglich. Somit ist das System sowohl für den Einsatz im universitären Bereich als auch in der Forschung geeignet.
Die Erweiterung des Systems z.B. auf andere Entwurfsstile (Gate Array-, Macro Cell- oder Full Custom-Design) oder mehrere Verdrahtungsebenen, eine Einbeziehung weiterer Entwurfsschritte (z.B. der Entwurf auf Register-Transfer-Ebene) sowie eine Portierung der Systemidee auf verwandte Anwendungsgebiete (z.B. PCB-Layout) sind ohne größere Probleme möglich.
Zusammenfassung:
In der o. a. Arbeit werden die Systemstruktur sowie die zugrundehegende Entwurfsmodellierung detailliert beschrieben sowie einige bereits existierende Programme vorgestellt, u. a. auch ein innovativer Ansatz zur Durchführung von Fein- und Globalverdrahtung in einem Schritt.
Nach Fertigstellung dieser Arbeit wurde das System im Rahmen weiterer Studien- und Diplomarbeiten um einige Komponenten erweitert. 1996 erfolgte eine Vorstellung auf der Euromicro-Konferenz in Prag.
Inhaltsverzeichnis:
| 1. | Einleitung | 7 |
| 2. | Motivation | 13 |
| 3. | Problemanalyse | 21 |
| 3.1. | Das Plazierungsproblem | 21 |
| 3.2. | Das Verdrahtungsproblem | 25 |
| 4. | Systembeschreibung | 31 |
| 4.1. | Systemstruktur | 33 |
| 5. | Implementation | 39 |
| 5.1. | Konvertierungs- und Synthese-Routinen | 41 |
| 5.1.1. | EXL2CEP | 41 |
| 5.1.2. | KEY2CEP | 45 |
| 5.1.3. | RND2CIHP | 47 |
| 5.2. | Partitionierungsheuristiken . | 49 |
| 5.3. | Plazierungsheuristiken . | 50 |
| 5.3.1. | RSPLACER | 50 |
| 5.3.2. | GDPLACER | 53 |
| 5.3.2.1. | Einzelheiten der Programmkonzeption | 57 |
| 5.3.2.1.1. | Einfügen von Feed-Throughs | 57 |
| 5.3.2.1.2. | Nachbarschaftsoperationen | 58 |
| 5.3.2.1.3. | Zielfimktionen | 58 |
| 5.3.2.1.4. | Beschränkungen | 61 |
| 5.4. | Verdrahtungsheuristik (DKROUTER) | 61 |
| 5.4.1. | Einzelheiten der Programmkonzeption | 67 |
| 5.4.1.1. | Verdrahtungs-Iterationen | 67 |
| 5.4.1.2. | Netzzentren | 68 |
| 5.4.1.3. | Segmentverlege-Routinen | 68 |
| 5.4.1.4. | Zielfunktion | 71 |
| 5.4.1.5. | Abbruchbedingung | 72 |
| 5.4.1.6. | Kompaktifizierung | 73 |
| 5.4.2. | Beschreibung ausgewählter Teilroutinen | 74 |
| 5.4.2.1. | set_first_wireorder | 74 |
| 5.4.2.2. | sort_wires | 75 |
| 5.4.2.3. | blocked | 78 |
| 5.4.2.4. | Set_wire Start | 79 |
| 5.4.2.5. | stuck handling | 84 |
| 5.4.2.6. | lay first_segment und lay_segment_hook | 85 |
| 5.4.2.7. | lay last Segment | 91 |
| 5.4.2.8. | getbad chans | 91 |
| 5.5. | Layoutbehandlungs-Routinen . | 91 |
| 5.5.1. | DISPLAY | 91 |
| 5.5.2. | LAYSTAT | 100 |
| 5.5.3. | Nachoptimierungs-Routinen | 101 |
| 6. | Untersuchungsbeschreibung | 103 |
| 7. | Ergebnisse | 111 |
| 7.1. | Ermittlung der optimalen Testkonfiguration | 111 |
| 7.1.1. | Parameteroptimierung in GDPLACER | 111 |
| 7.1.2. | Plazierungsläüfe mit T 100 | 113 |
| 7.1.3. | Verdrahtungsläufe mit T 100 | 115 |
| 7.1.4. | Gegenüberstellung verschiedener Parametereinstellungen | 121 |
| 7.1.5. | Rechenzeiten von DKROUTER mit T100 | 127 |
| 7.2. | Layout-Erstellung für verschiedene Beispielschaltkreise | 128 |
| 7.2.1. | Zufällig generierte Beispiele | 128 |
| 7.2.2. | Praktische Beispiele | 134 |
| 7.3. | Komplexitätsbetrachtungen | 141 |
| 7.4. | Einordnung anhand eines vergleichbaren Systems | 144 |
| 8. | Erweiterungsmöglichkeiten | 145 |
| 9. | Zusammenfassung | 149 |
| A. | Protokolle einer Beispielsitzung | 153 |
| A.1. | EXL2CIHP | 155 |
| A.2. | KEY2CHP | 157 |
| A.3. | RND2CHP | 159 |
| A.4. | RSPLACER | 162 |
| A.5. | GDPLACER | 163 |
| A 6. | DKROUTER | 165 |
| A.7. | DISPLAY | 166 |
| A.8. | LAYSTAT | 167 |
| B. | Verzeichnis der Abbildungen und Tabellen | 169 |
| C. | Inhalt der Disketten | 171 |
| D. | Literaturverzeichnis | 175 |
In den Warenkorb
38,00 €
Link zur Arbeit:
http://www.diplom.de/ean/9783832401849
Arbeit zitieren:
Klawan, Dieter Juni 1994: ESPRO - Ein Programmpaket für Placement & Routing beim Standardzellen-Entwurf, Hamburg: Diplomica Verlag
Schlagworte:
Chipdesign, Placement, Routing, Standardzellen, VLSI



